打印
[Actel FPGA]

CL123综合错误

[复制链接]
1217|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
6019实验室|  楼主 | 2010-4-25 21:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ge, ST, AD, RS, TI
always @(negedge START_S or negedge CLK or negedge RSTI)
//always @(START_S or BUSYI_S or ReadOver or ConvOver or RSTI)
begin
    if (!RSTI)
    begin
        NS  =3'b000;
    end   
    else begin
        NS =3'b010;
    end
end



综合时报E CL123 The logic for NS[2:0] does not match a standard flip-flop ADS856_2.v (83) ADS8556_2.srr (36) 10:59:34 Sat Apr 10 compilerReport

小菜问问是什么原因

相关帖子

沙发
bit6019| | 2010-4-26 21:26 | 只看该作者
您的敏感信号列表中存在一些没有用到的触发条件

尝试把其他不必要的敏感信号去掉。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

121

主题

470

帖子

0

粉丝