发新帖我要提问
返回列表
打印
[Actel FPGA]

verilog hdl 编写的传输门

[复制链接]
2397|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
年轻不在|  楼主 | 2010-4-26 23:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, 编写, verilog, IO, module
module bidir(io_port,en,data);
inout       io_port,data;
input       en;
buffif1(io_port,data,en);
buffif0(data,io_port,en);
endmodule

我是新手，这个程序没有错误，但是综合不了，请问是什么原因？请指点，十分感谢！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
寂寞男孩| | 2010-4-27 13:42 | 只看该作者
请问EasyFPGA030可以实现全双工通信吗？

使用特权

评论回复 赏
板凳
淡蓝的天空| | 2010-4-27 14:11 | 只看该作者
楼上的需要达到什么样的全双工通信？还没描述清楚呢~～

使用特权

评论回复 赏
地板
想实习去| | 2010-4-27 20:13 | 只看该作者
就是啊，说具体点

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

年轻不在

106

主题

447

帖子

1

粉丝