[求助]PLL布线布局问题！！

只看该作者 · 2010-4-27 20:36

在布线布局时出现
Error: CMP401: The reference clock pin of PLL 'U8/Core:CLKA' cannot be driven by any CLKBUF cell.
Please replace it by an equivalent INBUF cell.
经检测，PLL输入CLKA端选择"Hardwired I/O"即会报错，当选用"External I/O"时布局布线可以通过。单独对PLL模块做布局布线时则都没有问题。
布局布线尚未到管脚选择与定义步骤，请问如何处理才能够使用"Hardwired I/O"？

只看该作者 · 2010-4-27 20:40

hardware I/O 必须特定的I/O管脚才能作为输入，external I/O则可以使用任意的I/O作为CCC输入

只看该作者 · 2010-4-27 20:45

问题解决，是外部时钟在内部引用到2个模块造成的。

只看该作者 · 2010-4-27 20:50

当选择为Hardwired I/O时，扇出只能是1，也就是从时钟端口到PLL的CLKA输入端，只允许唯一的一根线存在

而选择External I/O时，可以是任意的I/O输入到PLL，因为你的PLL输入时钟还用在其他的模块中，即时钟既给PLL，又给其他模块使用，

所以必须选择External I/O

只看该作者 · 2010-4-27 23:14

布线还会出现这种问题呢，要注意啦

[求助]PLL布线布局问题！！

相关下载

相关帖子