[Actel FPGA] [求助]PLL布线布局问题!!

[复制链接]
3329|4
 楼主| 3B1105 发表于 2010-4-27 20:36 | 显示全部楼层 |阅读模式
在布线布局时出现
Error: CMP401: The reference clock pin of PLL 'U8/Core:CLKA' cannot be driven by any CLKBUF cell.
       Please replace it by an equivalent INBUF cell.

经检测,PLL输入CLKA端选择"Hardwired I/O"即会报错,当选用"External I/O"时布局布线可以通过。单独对PLL模块做布局布线时则都没有问题。
布局布线尚未到管脚选择与定义步骤,请问如何处理才能够使用"Hardwired I/O"?
6019实验室 发表于 2010-4-27 20:40 | 显示全部楼层
hardware I/O 必须特定的I/O管脚才能作为输入,external I/O则可以使用任意的I/O作为CCC输入
 楼主| 3B1105 发表于 2010-4-27 20:45 | 显示全部楼层
问题解决,是外部时钟在内部引用到2个模块造成的。
6019赵文 发表于 2010-4-27 20:50 | 显示全部楼层
当选择为Hardwired I/O时,扇出只能是1,也就是从时钟端口到PLL的CLKA输入端,只允许唯一的一根线存在

而选择External I/O时,可以是任意的I/O输入到PLL,因为你的PLL输入时钟还用在其他的模块中,即时钟既给PLL,又给其他模块使用,

所以必须选择External I/O
没水的壶 发表于 2010-4-27 23:14 | 显示全部楼层
布线还会出现这种问题呢,要注意啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

315

主题

1645

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部