搜索

[PCB] 高速FPGA与DDR2布线怎么做到等长等间距?

[复制链接]
1014|5
 楼主 | 2017-3-21 17:54 | 显示全部楼层
DDR2
1143.png

使用特权

评论回复
| 2017-3-22 09:33 | 显示全部楼层
莫非你规则没设,随手画的等长?

使用特权

评论回复
 楼主 | 2017-3-22 09:59 | 显示全部楼层
jjjyufan 发表于 2017-3-22 09:33
莫非你规则没设,随手画的等长?

现在是等长了,没有等间距啊,如果用差分线来拉的话应该怎么设置规则?

使用特权

评论回复
| 2017-3-22 13:15 | 显示全部楼层
时钟对设置差分等长即可
地址 数据不用差分的

使用特权

评论回复
| 2017-3-26 08:39 | 显示全部楼层
好的软件只要你设置好相应的等长规则,差分规则等就行了,差分100欧等具体要求器件手册中一般会给出的,再用SI9000之类的软件来计算出相关参数填入规则中。

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /5 下一条

在线客服 快速回复 返回顶部 返回列表