高速FPGA与DDR2布线怎么做到等长等间距？

登录 · 发表于 2017-3-21 17:49

求教USB3.0与FPGA以及DDR2的PCB布线怎么能保证速度达到300M？

登录 · 发表于 2017-3-21 17:54

DDR2

发表于 2017-3-22 09:33

莫非你规则没设，随手画的等长？

发表于 2017-3-22 09:59

jjjyufan 发表于 2017-3-22 09:33
莫非你规则没设，随手画的等长？

现在是等长了，没有等间距啊，如果用差分线来拉的话应该怎么设置规则？

发表于 2017-3-22 13:15

时钟对设置差分等长即可
地址数据不用差分的

发表于 2017-3-26 08:39

好的软件只要你设置好相应的等长规则，差分规则等就行了，差分100欧等具体要求器件手册中一般会给出的，再用SI9000之类的软件来计算出相关参数填入规则中。

发表于 2020-9-23 14:50

[em:7:][em:7:][em:7:][em:7:][em:7:][em:7:][em:7:][em:7:]

登录 · 发表于 2020-9-24 17:43

本帖最后由 hehailun 于 2020-9-24 17:44 编辑

来让哥手把手教你哈哈

[PCB] 高速FPGA与DDR2布线怎么做到等长等间距？