第一次用allegro自己画板子，请各位指正指正

登录 · 发表于 2017-3-31 17:02

小弟第一次用allegro画PCB，请各位大神点评一下，花了几个月，不知道做出来的板子能不能用，忐忑中.......

发表于 2017-3-31 17:09

看起来还行，
方便的话源文件发来看下
建议地过孔打稀点，都快成筛子了

发表于 2017-3-31 17:11

网卡 TF卡等接口尽量挨板边，
太内不方便的

发表于 2017-3-31 17:16

jjjyufan 发表于 2017-3-31 17:09
看起来还行，
方便的话源文件发来看下
建议地过孔打稀点，都快成筛子了 ...

地过孔确实太密了，应该搞成150或者200，源文件怎么传

发表于 2017-3-31 17:17

5mm 间距一个孔够了
太多板厂要加钱的

发表于 2017-3-31 17:18

jjjyufan 发表于 2017-3-31 17:11
网卡 TF卡等接口尽量挨板边，
太内不方便的

接口离半边应该有3mm左右，当时画的时候怕结构出问题，多留了点位置

发表于 2017-3-31 17:19

jjjyufan 发表于 2017-3-31 17:17
5mm 间距一个孔够了
太多板厂要加钱的

差不多200mil可以，下一版改一下，现在还在打样

发表于 2017-4-1 07:55

你这是几层板啊，有4颗DDR，参考平面很重要，看你的电源层都破坏了DDR的回流路径

发表于 2017-4-1 09:02

ecoren 发表于 2017-4-1 07:55
你这是几层板啊，有4颗DDR，参考平面很重要，看你的电源层都破坏了DDR的回流路径 ...

8层

发表于 2017-4-1 09:04

ecoren 发表于 2017-4-1 07:55
你这是几层板啊，有4颗DDR，参考平面很重要，看你的电源层都破坏了DDR的回流路径 ...

DDR信号在1、3、6层，5层电源，2、4、7为地，破坏回流路径了？

发表于 2017-4-1 10:48

自己来顶一个，RJ45未做挖空处理，抗干扰能力应该较差

发表于 2017-4-1 14:33

阿里狗果然比ad更伤眼，简直是毁眼利器啊

发表于 2017-4-11 14:40

POWER 在第6层，会对第五层信号线造成干扰，且参考平面不连续，阻抗匹配不连续。 6,7 两层对调。

发表于 2017-4-12 14:23

博少发表于 2017-4-11 14:40
POWER 在第6层，会对第五层信号线造成干扰，且参考平面不连续，阻抗匹配不连续。 6,7 两层对调。 ...

看错了吧

发表于 2017-4-12 15:43

DDR信号在1、3、6层，5层电源，2、4、7为地.
第六层的 DDR 如果只是参考第7层的 GND，需要设置第六层与第五层之间的间隔，越大越好。做到只参考第七层。
否则第5 层的 power shape 会对 DDR signal 造成阻抗不连续的参考平面。

发表于 2017-4-13 14:14

纸上谈兵，应该没参与弄过批量板子

发表于 2017-4-14 19:39

不错

发表于 2017-4-18 17:58

jjjyufan 发表于 2017-3-31 17:17
5mm 间距一个孔够了
太多板厂要加钱的

众一电路最小间距可以做3mil。梁工13412003155 qq：990349681

发表于 2017-4-19 08:09

赵星宇发表于 2017-4-1 10:48
自己来顶一个，RJ45未做挖空处理，抗干扰能力应该较差

看图貌似用的是自带网络变压器的座子，挖空处理不是一般用于那种不带变压器的座子吗？

发表于 2017-6-9 11:12

博少发表于 2017-4-11 14:40
POWER 在第6层，会对第五层信号线造成干扰，且参考平面不连续，阻抗匹配不连续。 6,7 两层对调。 ...

3Q

[allegro] 第一次用allegro自己画板子，请各位指正指正