Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息

登录 · 发表于 2017-4-1 00:56

本帖最后由文心雕龙7 于 2017-4-1 00:58 编辑

Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息，整个原理图看着非常凌乱，如图所示。

在原理图打包Export physical完成后，查看prtback.log信息，出现了#CDS_PART_NAME=""语句，不知道是否与反标后元件出现CDS_PART_NAME信息有关。

怎样消除这个信息呢？求大神赐教，谢谢！！！

发表于 2017-4-1 01:20

自己顶一个，希望有大神可以帮帮忙！

发表于 2017-4-13 22:23

这几天研究了下，应该是在层次原理图下的元件打包反标后会出现CDS_PART_NAME属性信息，非层次原理图下的元件没有出现此属性信息，我推测应该是与Packager_XL的设置有关。

Packager_XL会生成反标文件pstback.dat，pstback.dat里有#CDS_PART_NAME="part name"信息，但我不知道怎样设置才能让Packager_XL生成的pstback.dat不包含#CDS_PART_NAME="part name"信息。

请论坛的大神帮帮忙，谢谢了！！！

Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章