如何提高FPGA的输出数据量！

发表于 2010-5-1 20:30

最近在搞DDS但郁闷地是输出数据量总是达不到要求，使用乒乓法也不行，
不知哪位高手有好办法，给小弟提点提点！！

发表于 2010-5-2 14:59

何谓输出数据量??

发表于 2010-5-5 12:29

这个问题帮你转移到FPGA版面

发表于 2010-5-5 13:01

估计是说输出速率?

发表于 2010-5-5 16:57

是数据传输带宽的问题吗？把你的问题描述的清楚一点，方便大家帮助你。

发表于 2010-5-11 15:53

你要搞多少速率？

发表于 2010-5-12 08:09

并行操作用硬件资源换速度

发表于 2010-5-12 08:10

并行操作用硬件资源换速度

发表于 2010-5-21 10:12

我尝试过用两路交替采样（即你说的乒乓），用一般的CycloneII是可以做到几百MSPS，16bit幅度精度的DDS，是没有问题的，我觉得要是我有钱买得起上千RMB得FPGA和更贵得DAC，我可以用同样的架构做出更快的DDS。

发表于 2010-6-9 21:50

提高时钟频率。

发表于 2010-10-11 17:28

谢谢你的帮忙，我想我们的做法应该差不多。DA 1G、2G的容易搞定，但难点是我是想在不超过Cyclone Ⅲ性能的FPGA的基础上做，而且输出要达到1G MSPS以上。我的这个想法已经夭折了。再次谢谢你的帮忙！ 10# GavinZ