打印
[FPGA]

关于DDR3线序的变换

[复制链接]
861|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
LIU_XF|  楼主 | 2017-4-10 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 LIU_XF 于 2017-4-10 15:43 编辑

DDR3接spartan-6硬核,注意是接硬核

PCB走线走不通,可以变换线序吗

我们知道,SRAM是可以的,因为SRAM没有命令操作,如读,写,预充电啥的
反正我怎么写进去,就怎么读出来,写进去的数和读出来的数是不变的。

但DDR就不同了,除开命令控制的这些脚固定不动,其它的是不是可以随意变换呢,

比如说

1、我不需要单字节操作,将UDM,LDM接地
2、BA0~3序号不对应着接,比如FPGA的BA0接DDR的BA3,等
3、DQ0~DQ16也不对应着接,序号打乱,以好走线为准
4、A0~A9和A11,也不按序号来接

大家说可不可以,有没有这么干过的

下面附一个DDR3的命令操作






相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:无

68

主题

372

帖子

3

粉丝