21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何用原理图设计方法给各个输入付初值~ ...
返回列表 发新帖我要提问

如何用原理图设计方法给各个输入付初值~

[复制链接]
806|0
 楼主| 18910748101 发表于 2017-4-13 18:53 | 显示全部楼层 |阅读模式
原理图, 乘法器, 加法器, ip核, verilog
开开始用原理图设计方法，以前都是用verilog，这次打算打一个小的乘法和加法的混合程序，用到了IP核中的三个乘法器和一个加法器，如图


怎么让各个乘法器加法器的输入输出初始时默认为0啊

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18910748101

6

主题

13

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部