发新帖我要提问
返回列表
打印

连在一起?

[复制链接]
384|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jlyuan|  楼主 | 2017-4-14 22:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
flash, 原理图, DM642, 开发板, TI
合众达开发板的原理图和TI的原理图上Flash的OE#端和DM642的AARE#（J25）连在一起的，但是有的书上是把Flash的OE#端和AAOE#（J24）连在一起的。这是为什么呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
zhaoxqi| | 2017-4-14 22:58 | 只看该作者
没啥特殊的啊

使用特权

评论回复 赏
板凳
jlyuan|  楼主 | 2017-4-14 23:03 | 只看该作者
为什么

使用特权

评论回复 赏
地板
huangchui| | 2017-4-14 23:05 | 只看该作者

就是dsp出来的aoe,are,awe,信号通过cpld在接到flash的相应管脚，6713的dsk就是这样，我在我们公司里看到的一块电路，也是这样

使用特权

评论回复 赏
5楼
jlyuan|  楼主 | 2017-4-14 23:06 | 只看该作者
对，所以，我觉得唯一可能的用处，就是等cpld/fpga完成配置后，dsp才开始boot

使用特权

评论回复 赏
6楼
jiajs| | 2017-4-14 23:08 | 只看该作者
这样，保证dsp工作的时候，外围的器件已经准备好了。

使用特权

评论回复 赏
7楼
zhanghqi| | 2017-4-14 23:10 | 只看该作者
楼上几位把我要说的说的了，呵呵

使用特权

评论回复 赏
8楼
jiajs| | 2017-4-14 23:13 | 只看该作者

看看数据手册，看看AARE#（J25）和AAOE#（J24）管脚的意思，大概就能知道了吧。

使用特权

评论回复 赏
9楼
zhanghqi| | 2017-4-14 23:15 | 只看该作者
cpld配置，这样就好理解了呵呵

使用特权

评论回复 赏
10楼
zhenykun| | 2017-4-14 23:17 | 只看该作者
6713的dsk就是这样。行！

使用特权

评论回复 赏
11楼
wyjie| | 2017-4-14 23:19 | 只看该作者
这个需要看看两边各自的时序啦

使用特权

评论回复 赏
12楼
jlyuan|  楼主 | 2017-4-14 23:22 | 只看该作者
其实还是不大明白，我再琢磨琢磨吧，多谢了哈，结贴了先

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jlyuan

880

主题

12030

帖子

4

粉丝