发新帖我要提问
返回列表
打印
[FPGA]

quartus ii仿真出现问题，求解决

[复制链接]
3617|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
王者冰封|  楼主 | 2017-4-15 11:27 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Quartus, 仿真, light, ST, AN
Error (201008): Bus port "FDNLIGHT" specified in vector source file has ports with indices that do not fall in the range of port FDNLIGHT[1:3] in top level design of Quartus II project
Warning (201007): Can't find port "FDNLIGHT[0]" in design

定义是这样定义的：
FUPLIGHT,FDNLIGHT,STOPLIGHT:BUFFER STD_LOGIC_VECTOR(1 to 3);

使用特权

评论回复 赏

相关下载

相关帖子
沙发
王者冰封|  楼主 | 2017-4-15 11:33 | 只看该作者
本帖最后由 王者冰封 于 2017-4-15 11:35 编辑

C:\Users\xuan wang\Desktop

N_NZI9B}3$P5WK`~7HMW2S9.png (11.73 KB )

N_NZI9B}3$P5WK`~7HMW2S9.png

使用特权

评论回复 赏
板凳
王者冰封|  楼主 | 2017-4-15 11:35 | 只看该作者
这个问题怎么解决啊？有没有大神

使用特权

评论回复 赏
地板
王者冰封|  楼主 | 2017-4-15 11:44 | 只看该作者
解决了，将其数组分开，然后将多余的数组【0】删掉

使用特权

评论回复 赏
5楼
gaochy1126| | 2017-4-18 18:01 | 只看该作者
STD_LOGIC_VECTOR(1 to 3)  这里定义的不是0

使用特权

评论回复 赏
6楼
gaochy1126| | 2017-4-18 18:03 | 只看该作者
王者冰封 发表于 2017-4-15 11:44
解决了，将其数组分开，然后将多余的数组【0】删掉

这是Testbench？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

王者冰封

2

主题

8

帖子

0

粉丝