发新帖我要提问
返回列表
打印

三极管复位问题

[复制链接]
2762|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jianhua522|  楼主 | 2010-5-4 16:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
三极管, AC, Reset, 压降, 电压
请大家帮我分析一下为何复位时RESET电压（TP14）仍有1.2V左右，两个管子的导通压降也不至于这么高吧？！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jianhua522|  楼主 | 2010-5-4 16:35 | 只看该作者
下面是波形图

使用特权

评论回复 赏
板凳
jianhua522|  楼主 | 2010-5-4 17:01 | 只看该作者
可是先让Q5导通，再充电时Q2是完全导通的。就是组合起来就不能完全导通。

使用特权

评论回复 赏
地板
zdaly| | 2010-5-4 17:16 | 只看该作者
会不会是C51电容和后面的电阻搭配不当呢……

使用特权

评论回复 赏
5楼
jianhua522|  楼主 | 2010-5-4 17:24 | 只看该作者
C51改变复位时间，试着改成1uF,复位时间加到100ms还是不行，TP14电压总是嵌位在1.2V的样子。

使用特权

评论回复 赏
6楼
jianhua522|  楼主 | 2010-5-4 17:28 | 只看该作者
这个组合复位是常用的，没什么问题。Q5是高电平导通。
现在要求底电平导通，故把Q5改成PMOS管，就出现了复位不彻底的情况。

000000000.GIF (3.04 KB )

000000000.GIF

使用特权

评论回复 赏
7楼
Quentin| | 2010-5-4 21:04 | 只看该作者
个人理解：
PMOS用作开关时，导通的应该时高电平。
所以先让Q5导通HVLDO时没有问题的。
但如果Q2同时导通，则Q5的漏极处于接近0电位的电平，同时源极的电位也被拉低得很低，则不能满足PMOS的导通条件。这个条件就是：Ugs<Ugs(th)

定性的理解：PMOS的Ugs必须小于某个电压Ugs(th)，它才能导通。如果PMOS的源极接高电平，那么G极为0时自然导通，而G极为高电平时截止；
但如果PMOS的源极接地，则无论G极多么低（除非是负电压），PMOS仍无法导通。
这就是为什么PMOS用作开关时，应该导通“高电平”。

楼主的例子里虽然源极没有接地，但漏极接地，G极为0时，漏极将源极电压拉低，但再低下去就会完全截止，所以才会出现导通不彻底的现象。

说得有点乱，不知正误，恳请高人指点。

使用特权

评论回复 赏
8楼
QuakeGod| | 2010-5-5 02:27 | 只看该作者
那个1.2V不是导通压降，而是开启门限电压，其实还未完全导通

使用特权

评论回复 赏
9楼
jianhua522|  楼主 | 2010-5-5 12:19 | 只看该作者
感谢8楼9楼的分析！Q5漏级（POWER)接地时导通，如何才能它完全导通呢？复位动作是按下power接地，同时充电使Q2基级高电平导通，完成复位。

使用特权

评论回复 赏
10楼
jianhua522|  楼主 | 2010-5-5 12:29 | 只看该作者
查了Q5的datasheet，1.2V确实是9楼所说的门限电压。

111111111111.GIF (4.8 KB )

111111111111.GIF

使用特权

评论回复 赏
11楼
qjy_dali| | 2010-5-5 16:23 | 只看该作者
Q5使用不当，原理性错误

使用特权

评论回复 赏
12楼
jianhua522|  楼主 | 2010-5-5 21:03 | 只看该作者
Q5的D和S接反了吗?

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jianhua522

24

主题

166

帖子

0

粉丝