打印
[FPGA]

关于EP4CE15的PLL倍频问题

[复制链接]
1414|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
玖玥D|  楼主 | 2017-4-15 17:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Cyclone IV不是说可以倍频到1GHz以上吗?可是我使用PLL配置输出1Ghz就不可以了,为什么呢?
警告:Critical Warning (15534): PLL clock output sys_pll:sys_pll_inst|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 1000.0 MHz that must be less than 472.6 MHz

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝