发新帖我要提问
返回列表
打印

cpld和dsp16位总线相连，24位数据如何传输？

[复制链接]
720|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
寻觅不倒翁|  楼主 | 2017-4-17 14:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, DSP, 总线, verilog程序, 同步时钟
请教各位，cpld和dsp通过16位数据总线相连，在cpld内部有3个24位数据，请问如何传输给dsp？能否通过同步时钟的锁存器来实现？求verilog程序，谢谢，我自己写的程序quartus综合后逻辑单元为0，实在不知哪里出问题了，谢谢各位。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mcu5i51| | 2017-4-17 16:48 | 只看该作者
数据位数不一样，只能多次了，或者修改总线位数

使用特权

评论回复 赏
板凳
寻觅不倒翁|  楼主 | 2017-4-17 18:09 | 只看该作者
mcu5i51 发表于 2017-4-17 16:48
数据位数不一样，只能多次了，或者修改总线位数

硬件定了不能修改总线位数，要分两次发，但是我程序没写对

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

寻觅不倒翁

8

主题

28

帖子

0

粉丝