发新帖我要提问
返回列表
打印

ddr3 读写控制

[复制链接]
939|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zooweemama|  楼主 | 2017-4-19 14:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
读写, 控制, DDR3, FIFO, DDR3读写
各位技术大牛，小弟最近在做一个ddr3 读写控制模块， 用的fpga 是 7a100t,  ddr3颗粒是 MT41K128M16JT-125.

我生成了一个 mig core , 然后在上面挂了 axi-4 总线， 根据 axi协议写了读写控制代码。 总体思路是：用两片 fifo ,一个

存地址，一个存数据， 先写入 64 个数据, 然后再写入1个地址. 然后把从ddr3 读回的数据存入另一片fifo. 老板要求我要遍历

整个ddr3 的所有bank,  还要对回读的数据进行检测，得到误码率。这一步应该怎么做呢？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zooweemama

1

主题

3

帖子

0

粉丝