21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › EDK联合Modelsim仿真
返回列表 发新帖我要提问

[FPGA] EDK联合Modelsim仿真

[复制链接]
852|1
 楼主| asdGJD 发表于 2017-4-21 15:43 | 显示全部楼层 |阅读模式
modelsim, 仿真, XILINX, 电脑, 编译
向各方大神请教个问题：
我在使用EDK进行仿真操作时，因为系统盘空间不足，Xilinx仿真库的路径就放在自定义的路径下，应用，OK！
进行仿真库编译，勾选EDK，然后漫长的等待直到结束，但总会在EDK这块报错，产生一个错误。导致的直接后果就是在使用EDK进行仿真的时候，每次电脑都会卡死然后自动结束EDK，又需要重新打开。
怎么破？
回复

收藏 举报

相关帖子
 楼主| asdGJD 发表于 2017-4-21 16:07 | 显示全部楼层
没人吗？帮帮忙给点思路啊，在线等啊
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

asdGJD

1

主题

12

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部