调试的时候GPIO始终为高电平

发表于 2017-5-1 23:33

用CY8CMBR2044做了一块板子，按照参考设计来的，但是目前调试的时候GPIO始终为高电平。

按照参考设计：
   1、顶层和底层网格地
   2、线宽6mil
   3、感应焊盘放在顶层，芯片放在底层。

发表于 2017-5-1 23:35

原理图和Layout看下

发表于 2017-5-1 23:37

楼主可以看看这个设计指南
http://cypress.21ic.com/Document/pageDetail/id/45

发表于 2017-5-1 23:40

请教一下，感应焊盘需要做开窗设计吗？

发表于 2017-5-1 23:42

手册上怎么说得

发表于 2017-5-1 23:44

手册上没有特别指明，所以不是特别清楚这点

发表于 2017-5-1 23:46

不用，这个是CY的一个板子，最右面是滑条

发表于 2017-5-1 23:48

发表于 2017-5-1 23:51

谢谢，不用开窗就方便很多了

发表于 2017-5-1 23:53

嗯，我再好好缕一缕吧，有了好消息及时通知大家，结贴喽