打印
[FPGA]

xilinx srio 事例程序 Example Design Architecture

[复制链接]
1683|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
clmlplg|  楼主 | 2017-5-9 21:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
pdf: Xilinx_Answer_50166_SRIO_Debugging_Packet_Analysis
详细描述了xilinx srio 的使用,其中使用的事例程序很详细,但是我使用没有找到,不知道哪位大神有事例程序,可不可以发一份给我   1500930061@163.com

具体名字为:srio_sim.v 主要包含的模块有
srio_example_top.v
srio_dut.v(下面包含有子模块 clk rst  log  buf phy gt cfg_fabric等子模块)
srio_wrapper.v
srio_statistics.v
srio_report.v
srio_request_gen.v
srio_quick_start.v

相关帖子

沙发
yqq1046882036| | 2019-1-8 18:46 | 只看该作者
vivado中srio生成IP后,点击ip右击就找到example选项就可以打开了

使用特权

评论回复
板凳
hhrracom| | 2019-1-13 22:38 | 只看该作者
yqq1046882036 发表于 2019-1-8 18:46
vivado中srio生成IP后,点击ip右击就找到example选项就可以打开了

老哥如何向RapidIOIP和发包呢,比如流写,只要将符合流写格式的包头加数据发送至ireq_tdata,ireq_tvalid置为高电平就好了吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

3

帖子

0

粉丝