源端匹配和终端匹配可以同时放置吗

只看该作者 · 2017-5-16 09:19

数字电路，时钟信号无分叉，在源端放置33Ω，同时在终端放置51Ω，可以吗？

我能理解单独的源端匹配或终端匹配，但是同时放怎么理解呢？

只看该作者 · 2017-5-16 09:23

不可以的，作为阻抗匹配信号的畅通性，犹如水渠一样。

只看该作者 · 2017-5-16 10:27

eyesee2008 发表于 2017-5-16 09:23
不可以的，作为阻抗匹配信号的畅通性，犹如水渠一样。

说说我的理解：
源端匹配——信号源内阻+33Ω源端匹配电阻=传输线特性阻抗50Ω，在接收端一般是高阻输入，是全反射，全反射回到源端又被吸收，实现了传输线上的阻抗匹配。

终端匹配——传输线特性阻抗=终端50Ω负载阻抗，相当于终端没有反射，实现了阻抗匹配。

然后我问了其他工程师，给我的解释是，当源端和终端都放置匹配电阻时，就实现了终端和源端都没有反射

只看该作者 · 2018-4-2 17:53

我认为，对于数字电路，传输的是电压，需要靠电压识别0、1状态，不能源端和终端都放置匹配电阻，否则电压幅度就不对了。
对于射频，更关心功率的传输，对电压高低不关心，所以源端和终端同时匹配，实现功率传输最大化。

只看该作者 · 2019-5-21 17:48

只看该作者 · 2019-5-29 10:24

4楼的理解没问题
高速数字电路，对阻抗的需求，要搞清楚，不要和射频混了。射频信号的传输，我们需要最大功率传输，所以会要求源端和负载端都和传输线阻抗匹配。
而数字电路则不一定了，绝大部分情况，我们需要采样的是电压信号，而非功率信号。
1. 在频率很低的时候，为了电压信号的最大传输，我们尽量降低源端阻抗，增大终端阻抗，保证接收端接收的电压信号最大；
2. 频率高到一定程度的时候，不得不考虑信号反射的问题，我们会有意识的控制传输线阻抗，在源端串联电阻，达到源端阻抗和传输线阻抗一致的目的，而终端阻抗还是让它几乎无穷大。这样信号虽然在终端全反射，但是源端可以完美吸收，最终达到的效果是电压传输效率最高，虽然功率基本都被源端吸收，但是不重要，我们需要传递的是电压。典型的例子，就是SDRAM、DDR信号传输；
3. 当频率再继续高的时候，我们又陷入困境，不得不考虑终端也匹配，杜绝信号反射，毕竟绝大部分的信号完整性问题的根源，都是信号反射。典型的例子，比如HDMI信号、以太网信号、USB，各种所谓电流驱动型

源端匹配和终端匹配可以同时放置吗

相关下载

相关帖子

技术新星奖章

技术高手奖章

常驻人口