打印
[STM32F0]

关于F0板未使用IO初始化处理的讨论

[复制链接]
1233|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
viseng|  楼主 | 2017-5-18 10:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
以前的概念是未使用管脚应在硬件上做初始化处理,通常是接入,并设成输入。
但现在的MCU一般都有悬空配置,可以把IO做输出高阻(开漏置1)处理;这样不会因为悬空的不定电平导致不稳定。但刚刚看了一个测试**,在功耗测试时,统一将IO设成输入拉低状态,可以使功耗降到4-5uA级别,
有人试过未用管脚设成IO输出高阻(开漏置1)状态时,功耗是否增加,毕竟有个置'1'的状态。
沙发
aozima| | 2017-5-18 11:24 | 只看该作者
IO必然要输入,不同的芯片,只有上下拉或是浮空的区别。

以实际情况和实测为准。

使用特权

评论回复
板凳
viseng|  楼主 | 2017-5-18 12:44 | 只看该作者
上下拉?
我只是疑虑这个弱上下拉的作用,外部上下拉就不说了,占位置,不是所有板子都有空间放。尤其空闲多时...
设成输入浮空?
浮空的不定电平影响怎么处理?

使用特权

评论回复
地板
mmuuss586| | 2017-5-18 21:40 | 只看该作者
上下拉提高抗干扰能力啊;

为了省电的话,最好相关IO的时钟都不要开

使用特权

评论回复
5
febgxu| | 2017-5-19 00:10 | 只看该作者
设置高阻态是功耗最小的。

使用特权

评论回复
6
febgxu| | 2017-5-19 00:13 | 只看该作者
不要设置接地,否则电流会增大。

使用特权

评论回复
7
viseng|  楼主 | 2017-5-19 09:33 | 只看该作者
mmuuss586 发表于 2017-5-18 21:40
上下拉提高抗干扰能力啊;

为了省电的话,最好相关IO的时钟都不要开

上下拉是提高抗干扰的,我前面说了,只是疑虑弱上下拉的作用,特别在电磁环境差的条件下
简单的试你可以在板子上电后,用手摸摸相关PIN脚,看看情况如何?
时钟是针对整个PORT的,关了,所以这个口下的IO都不能用

使用特权

评论回复
8
viseng|  楼主 | 2017-5-19 09:33 | 只看该作者
febgxu 发表于 2017-5-19 00:10
设置高阻态是功耗最小的。

实测过吗?我的板子OK了,我也试试...

使用特权

评论回复
9
yqdz2005| | 2017-5-19 16:02 | 只看该作者
MARK

使用特权

评论回复
10
viseng|  楼主 | 2017-6-5 14:41 | 只看该作者
这个主要是想问下:比如,GPIOA口的PIN2,PIN3使用中,那就必须使能CLK,但其他口未使用,在这种情况下,出于省电考虑,其他PIN的初始化就处于什么状态是最省电的?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

44

主题

410

帖子

1

粉丝