流水线加法器的实现

登录 · 发表于 2017-5-22 22:10

流水线加法器的实现

同步时序机的最短时钟周期是时序机性能的一个重要的指标。它受到通过机器组合逻辑的传播延时的限制。同步机的吞吐率就是数据输入机器和由机器产生数据的速率.... 作为一种能够提高电路性能的可选方法，可以将流水线寄存器插入到组合逻辑的关键位置上，将逻辑分割成具有更短路径的群组。它减少了组合逻辑块的级数，缩短了存储元件间的数据通道，因此能够用更快的时钟效率，提高电路的吞吐能力。

发表于 2017-5-22 22:51

加法器的实现不复杂的，，只是个加法计数技术的，关键是稳定性与可靠性

流水线加法器的实现

本帖子中包含更多资源

相关帖子

浏览过的版块