本人的设计是 EZUSB controller (CY7C68013A-56Pin) + FPGA 视频数据采集板. EZUSB 与FPGA 的接口方式是 slave fifo. 设计中的数据通道(pipe)规划有IN 和OUT. 其中IN 主要是由FPGA传送上来的视频数据 , 而OUT则是由PC HOST 端发送给FPGA 的一些命令字(几个BYTE). 工作中IN的数据是持续的且占据大部分传输时间,而OUT的命令字则是偶然的,而且主要集中在开始工作时. 因此我想知道如何依据 EZ-USB TRM ( page 30, figure 1-17 EZ-USB Endpoint Buffers)中的相关内容来合理的规划 Endpoint Buffer 配置. 从该图(TRM, page 30, Fig 1-17)中可以看到貌似第11个配置比较合理: IN: EP2 (1024X3), OUT: EP8(512X2). 但总觉得EP8(512X2)太浪费了,因为传输完几个BYTE后基本就不用了。因此我想知道类似我这种的应用中是否还有更合理的Endpoint Buffer规划。再或者是否还有我所没有掌握的一些更合理更聪明的做法。非常感谢。 |