发新帖我要提问
返回列表
打印
[verilog]

Verilog不能合成MOS开关门原语

[复制链接]
1088|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
平漂流|  楼主 | 2017-6-3 15:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
verilog, mos开关, Quartus, quartusII, UART
如图，在书上看到的一个小例程，然后用quartusii V14.1对其进行综合，显示Verilog不能合成MOS开关门原语。这段代码是在康华光的第五版的数电上看到的啊，为什么不能综合？

Verilog是不是不能合成MOS开关门原语.jpg (234.34 KB )

Verilog是不是不能合成MOS开关门原语.jpg

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

平漂流

53

主题

222

帖子

8

粉丝