高阻态该如何理解(考虑esd结构)

只看该作者 · 2017-6-18 19:08

1、如上图所示，高阻态:高阻是在位置Z1，还是位置Z2。
2、如果在Z1处 esd管漏电流是否该考虑？
3、如常用数字BUF芯片 74hc245，其内部高阻态是如何设计的（从芯片内部）

坐等高手解答。

只看该作者 · 2017-6-18 19:24

245的Ioz有 +/- 0.5uA 之多。
如果在高阻态下，这个PIN拉100uA电流是不是变成了0.7V去了

2万 · 2017-6-18 19:32

三态门输出通常不会有那两个二极管，而此二极管通常是配置在输入端。

至于三态门，给个简图：

只看该作者 · 2017-6-18 19:44

HWM 发表于 2017-6-18 19:32
三态门输出通常不会有那两个二极管，而此二极管通常是配置在输入端。

至于三态门，给个简图：

那个pin 不做esd保护？？？这很恐怖啊！

只看该作者 · 2017-6-18 20:04

咨询某大牛：

纠正二楼，拉电流应该是-0.7V