166MHZ的DDR系统布线这样有没有什么改进的余地？

登录 · 发表于 2010-5-13 13:39

166MHZ的DDR系统布线这样有没有什么改进的余地？
如图：

发表于 2010-5-13 17:03

两层板？

发表于 2010-5-13 17:10

时钟线没有严格对称，经过终端匹配电阻后间距发生变化，阻抗突变
数据线最长与最短差一倍多，没做等长，166的时钟上升时间已经小到0.5nS
如果是两层板，信号无参考平面，传输线阻抗无法控制

发表于 2010-5-14 09:11

2层板子，成本限制

发表于 2010-5-14 09:15

好多线宽突变的地方啊……

发表于 2010-5-14 09:22

两层板你能跑起166M的DDR.....

发表于 2014-1-14 11:56

请问楼主，用的PADS软件吗？DDR是什么芯片？我想要学习一下。

发表于 2014-1-14 17:08

bot层在DDR下面的走线处理好，我个人觉得2就是2层166的单芯片DDR也是可以跑的

发表于 2014-1-14 18:59

研究一下

发表于 2014-1-15 14:32

2层板可以跑ddr 但最好控制下阻抗，因为2层板阻抗是靠伴随地做参考的。你这个都没包地，的看样子像是4层板的走线模型