发新帖我要提问
返回列表
打印
[Actel FPGA]

smartdesign运用过程中未出现顶层模块的信号

[复制链接]
1046|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
6019赵文|  楼主 | 2010-5-14 11:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Design, SMART, 信号, 引脚, AD
各位 请教下
我在使用smartdesign设计adder的时候已经将顶层模块生成，与各个基层模块（adder—0，key—0）连接好了
可在引脚分配的居然只出现其中一个基层模块的输出输入信号引脚，未出现顶层模块的信号
这是怎么回事？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
3B1105| | 2010-5-14 22:08 | 只看该作者
是否把顶层文件设置为主文件？方法：在顶层文件上右击选择Set As Root~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6019赵文

350

主题

1515

帖子

1

粉丝