发新帖我要提问
返回列表
打印
[Actel FPGA]

非常紧急！

[复制链接]
1055|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
年轻不在|  楼主 | 2010-5-14 12:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
仿真, verilog, 后仿真, verilo
哪位高手能帮帮小弟，我用Verilog编好的程序在，综合前仿真得到的理想波形，可是综合后仿真却得不到理想的波形。同样一个程序为什么综合前和综合后的仿真会不一样。我的逻辑语法都没有错误。

使用特权

评论回复 赏

相关下载

相关帖子

沙发
六楼的窗户| | 2010-5-14 12:12 | 只看该作者
综合器是对你写的Verilog代码的综合，即将RTL代码转换为门逻辑，综合前后的仿真结果就可能出现不同。建议你看一下综合器综合后的警告，也可以多了解一下综合器综合特性～

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

年轻不在

106

主题

447

帖子

1

粉丝