发新帖我要提问
返回列表
打印
[Actel FPGA]

全局引脚

[复制链接]
1047|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yoyowodeai|  楼主 | 2010-5-14 22:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
引脚, 时钟, 芯片
弱弱地问一名:AGL600芯片中,怎么判断哪个引脚是全局可作时时钟的引脚?

使用特权

评论回复 赏

相关下载

相关帖子

沙发
北京户口| | 2010-5-14 22:44 | 只看该作者
请关注数据手册上的I/O命名规则和分布这一小节

全局引脚以G开头，如Gmn/IOuxwByVz

其中，G：标志全局引脚；

m:与器件上的每个CCC有关的全局引脚的位置：A（西北角）、B（东北角）、C（中东部）、D（东南角）、E（西北角）、F（中西部）

一般建议作为晶振输入引脚的话选择 GC或者GF开头的引脚

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yoyowodeai

191

主题

1265

帖子

2

粉丝