21ic电子技术开发论坛 › 已关闭版块 › ZLG › 全局引脚

[Actel FPGA] 全局引脚

[复制链接]

1580|1

楼主| yoyowodeai 发表于 2010-5-14 22:42 | 显示全部楼层 |阅读模式

引脚, 时钟, 芯片

弱弱地问一名:AGL600芯片中,怎么判断哪个引脚是全局可作时时钟的引脚?

收藏0 举报

相关帖子

• 系统负载不大，但芯片表面温度明显升高，怀疑供电环节异常导致
• 系统偶发重启现象难以复现，长时间运行后问题更频繁，非常头疼
• 掉电后关键数据全丢失，断电保持功能完全无效，影响系统可靠性
• I2C总线传输时速率忽快忽慢像在犹豫
• 车规要求有多难？拆解AEC Q100五大关键验证，读懂芯片上车的高门槛
• SPI从机模式下偶尔死锁，像等不到信号
• Flash写入偶尔失败，像心血来潮拒绝合作
• gpio操作顺序是先写入引脚/端口？
• 定时器输出PWM波形偶尔失步，逻辑分析仪显示异常边沿
• SPI读外设寄存器时数据总是错一位

北京户口 发表于 2010-5-14 22:44 | 显示全部楼层

请关注数据手册上的I/O命名规则和分布这一小节

全局引脚以G开头，如Gmn/IOuxwByVz

其中，G：标志全局引脚；

m:与器件上的每个CCC有关的全局引脚的位置：A（西北角）、B（东北角）、C（中东部）、D（东南角）、E（西北角）、F（中西部）

一般建议作为晶振输入引脚的话选择 GC或者GF开头的引脚

收藏0 举报

返回列表发新帖

yoyowodeai

191 主题	1265 帖子	2 粉丝

关注
私信

[Actel FPGA] 全局引脚

相关帖子

浏览过的版块