打印
[Actel FPGA]

[求助]

[复制链接]
1224|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
六楼的窗户|  楼主 | 2010-5-14 22:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
六楼的窗户|  楼主 | 2010-5-14 22:53 | 只看该作者
HDL程序为:

// First.v

module LED(
               clk-48M,         
               RSTn,      
               LED      
          );
input       clk48M;
input       RSTn;
output [3:0]        LED;
reg    [3:0]        LED;
reg    [22:0]       cout;
always@(posedge clk48M or negedge RSTn)
begin
        if(!RSTn)        
        begin
                LED<=4'h8;  
        count<<=23'h0;      
      end
      else
      begin
      count<=count+1;
      if(count==23'hff_ff_ff)
      begin
            LED<=LED>>1;   
            count<=0;
            if(LED==4'h0)   
            LED<=4'h8;
        end
    end
end
endmodule

使用特权

评论回复
板凳
米其林r| | 2010-5-14 22:55 | 只看该作者
工程文件不能有中文路径和空格

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

102

主题

497

帖子

0

粉丝