[Actel FPGA] [求助]综合后仿真与布线后仿真不一致怎么解决?

[复制链接]
3584|5
 楼主| linux1 发表于 2010-5-18 21:45 | 显示全部楼层 |阅读模式
小弟做了一个总线转换设备,前仿真和综合后仿真都正确,意味着逻辑上肯定是正确的,但布线后仿真有问题。每次布线后仿真都至少5分钟,利用Modesim SE也得好一会才行,等得人好烦啊。有什么办法可以加快仿真?关键是我找不出问题所在,用的是EASYFPGA030,主要程序都分频到48K和9600两个模块里面,时间应该是可以满足无竞争冒险的。大家能提供点经验吗?
bit6019 发表于 2010-5-18 21:50 | 显示全部楼层
布局布线后仿真是比功能前仿真和综合后仿真时间长,建议你可适当缩短复位时间。

布局布线后仿真错误说明你的程序还存在问题,请认真思考程序问题~
 楼主| linux1 发表于 2010-5-18 22:10 | 显示全部楼层
谢谢,我先仔细看看,如果再不行,我就贴图求教了。
 楼主| linux1 发表于 2010-5-20 23:22 | 显示全部楼层
再问3个问题:

1:唉,所有仿真都正确了,但烧到片子上,还是不行。利用EASYFPGA030其中3个引脚发送,另外的3个引脚接收,示波器查看发送正确,但接收不对,怎么回事呢?莫非EASYFPGA设计本身就不能满足阻抗匹配吗?还是布线时要选择上拉/下拉电阻才行?

2:此外,直接测量分频时钟的引脚,时钟信号是分频的来的,就是if(cnt<=sum)cnt<=cnt+1;else cnt<=0;但就是边沿不是那么方,有一点杂波。是不是板子本身就容易有杂波啊?

3:一般FPGA都是4层板,选用030这样简单的片子,2层的稳定吗?
年轻不在 发表于 2010-5-30 13:43 | 显示全部楼层
1.这与FPGA引脚没有多大关系,发送正确,接受不正确是不是程序出现问题呢?

2.由于你示波器频率不够大的原因,所以采集的信号不会那么方,如果你用逻辑分析仪采集的话可能就不会出现这个问题了。

3.EasyFPGA030开发板是非常稳定的。
sxhhhjicbb 发表于 2010-5-30 13:54 | 显示全部楼层
用sigstap分析实际中的信号。这个得出的结果最可信了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

96

主题

455

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部