[求助]综合后仿真与布线后仿真不一致怎么解决？

只看该作者 · 2010-5-18 21:45

小弟做了一个总线转换设备，前仿真和综合后仿真都正确，意味着逻辑上肯定是正确的，但布线后仿真有问题。每次布线后仿真都至少5分钟，利用Modesim SE也得好一会才行，等得人好烦啊。有什么办法可以加快仿真？关键是我找不出问题所在，用的是EASYFPGA030，主要程序都分频到48K和9600两个模块里面，时间应该是可以满足无竞争冒险的。大家能提供点经验吗？

只看该作者 · 2010-5-18 21:50

布局布线后仿真是比功能前仿真和综合后仿真时间长，建议你可适当缩短复位时间。

布局布线后仿真错误说明你的程序还存在问题，请认真思考程序问题～

只看该作者 · 2010-5-18 22:10

谢谢，我先仔细看看，如果再不行，我就贴图求教了。

只看该作者 · 2010-5-20 23:22

再问3个问题：

1：唉，所有仿真都正确了，但烧到片子上，还是不行。利用EASYFPGA030其中3个引脚发送，另外的3个引脚接收，示波器查看发送正确，但接收不对，怎么回事呢？莫非EASYFPGA设计本身就不能满足阻抗匹配吗？还是布线时要选择上拉/下拉电阻才行？

2：此外，直接测量分频时钟的引脚，时钟信号是分频的来的，就是if(cnt<=sum)cnt<=cnt+1;else cnt<=0;但就是边沿不是那么方，有一点杂波。是不是板子本身就容易有杂波啊？

3：一般FPGA都是4层板，选用030这样简单的片子，2层的稳定吗？