再问3个问题:
1:唉,所有仿真都正确了,但烧到片子上,还是不行。利用EASYFPGA030其中3个引脚发送,另外的3个引脚接收,示波器查看发送正确,但接收不对,怎么回事呢?莫非EASYFPGA设计本身就不能满足阻抗匹配吗?还是布线时要选择上拉/下拉电阻才行?
2:此外,直接测量分频时钟的引脚,时钟信号是分频的来的,就是if(cnt<=sum)cnt<=cnt+1;else cnt<=0;但就是边沿不是那么方,有一点杂波。是不是板子本身就容易有杂波啊?
3:一般FPGA都是4层板,选用030这样简单的片子,2层的稳定吗?
|
|