采用下面的步骤，可提取芯片中的数字电路和模拟电路，并将其整理成易于理解的层次化电路图，用作FPGA/CPLD或ASIC开发：
1. 解剖，拍照
通过去层，染色等技术还原芯片各层物理图像，结合光学显微镜或电子显微镜，进行图像逐层拍照采集芯片图像，拼接图像，得到每层的整体图像。
2. 电路提取
结合多晶层，铝层图像的物理显示，提取电路单元，再根据铝层图像，完成单元间的连接，得到门级的电路。
3.电路整理，仿真，验证
平面化门级的电路无法理解原芯片的模块功能和设计理念的，将平面化电路图整理成为可反映芯片原始设计思想的易于理解的层次化电路，利用仿真软件对整理的电路图进行仿真，验证功能。
通过上述三步骤，获得芯片中的完整且正确的电路，再进行下一步开发，如ASIC版图设计，FPGA或CPLD烧录，有兴趣的朋友可联系讨论。
Tel:0755-33652630 苏生
Email: justin.su@163.com
地址:深圳市宝安区松岗镇东方大道坪岗水围工业区第三栋 |
楼主
标题置顶
标题高亮
