大侠，请教个时序逻辑概念问题

只看该作者 · 2010-5-27 15:57

本帖最后由 letfly 于 2010-5-27 16:08 编辑

各位大侠，请教个概念问题
时序逻辑电路概念
课本上的定义是：任意时刻的输出信号不仅取决于当时的输入，而且还取决于电路原来的状态，或者说，是与以前的输入有关。
在夏宇闻的关于阻塞赋值、非阻塞赋值的章节的例子里，有这么一个描述：
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
实在想不通为什么把q<='b0这个语句看成是时序逻辑。好像并不符合定义啊？

只看该作者 · 2010-5-29 08:34

你的整个问题都是错的

那本书有这样注释？没仔细看过，你确信你贴上来的是原文？

大侠，请教个时序逻辑概念问题

相关下载

相关帖子

精华达人奖章

涓涓之细流

技术新星奖章