发新帖我要提问
返回列表
打印
[Actel FPGA]

：[求助]请教版主一个关于FPGA实现除法器的问题

[复制链接]
1559|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
北京户口|  楼主 | 2010-5-30 13:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
除法器, FPGA实现, 二进制, 数据处理
目前我写的除法器程序进行完除法后得一个商和余数，因为数据处理的需要，最好能除出来是个用二进制表示的小数，我想问下利用FPGA能不能实现带小数的除法预算？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
金鱼木鱼| | 2010-5-30 13:06 | 只看该作者
带小数的除法运算没有现成的模块，这需要你自己用Verilog代码实现～

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

北京户口

107

主题

521

帖子

1

粉丝