发新帖我要提问
返回列表
打印
[Actel FPGA]

关于actel芯片中JTAG口的设置问题

[复制链接]
1786|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
6019实验室|  楼主 | 2010-5-30 21:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Actel, JTAG, 芯片, IO, FGPA
使用反熔丝的FGPA，如果管脚不够的话，能不能将JTAG口用来做普通的io口？

看资料的时候发现如果用JTAG口做普通的io口的话，需要将TMS通过10K的电阻上拉
但是实际做的时候发现不上拉也是可以的
请问上拉不上拉有区别么

如果设计的时候没有用QCLKs，请问是不是需要将他们直接拉低，还是不做处理用来直接做io设计用呢？

以上是小可在设计东西的时候遇到的一些问题
请大虾们指导一二
谢谢

使用特权

评论回复 赏

相关下载

相关帖子

沙发
xiaoxin1986| | 2010-5-30 22:16 | 只看该作者
这个应该不可以吧~~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6019实验室

121

主题

470

帖子

0

粉丝