用Verilog编写的过零比较器对不对

只看该作者 · 2010-6-5 23:20

实现对正选波，三角波整形成方波，由于不清楚仿真是怎么输入模拟的正选波，所以此程序没有仿真，但后面写到FPGA中实现不了波的整形；
module zhengxing(fx, clkx);
  input fx;
  output clkx;
  reg clkx;
  always@(fx)
begin
   if(fx>0) clkx<=1'b1;
   else       clkx<=1'b0;
end
endmodule

只看该作者 · 2010-6-5 23:20

还需请教，FPGA的输入能输入模拟量么，还是只能输入数字逻辑量。

如果是这样的话FPGA输入模拟量那是不是必须要经过AD的转换啊？

只看该作者 · 2010-6-5 23:22

要进行比较的话，必须要进行AD转换，建议你多了解相关的知识，查找相关的资料。

只看该作者 · 2010-6-9 21:13

谢谢啦，现在已经明白了。看来FPGA做比较器不太好做，还需AD转换的话，那就太麻烦啦！用一个LM311就能焊一个过零比较器。

用Verilog编写的过零比较器对不对

相关下载

相关帖子