打印

关于如何用CPLD检测外部信号上升沿的问题

[复制链接]
3080|8
手机看帖
扫描二维码
随时随地手机跟帖
沙发
herozoujie| | 2010-6-11 20:32 | 只看该作者
如果脉冲宽度不是很窄,可以给CPLD一个20M的时钟驱动,用这个时钟一直检测外部脉冲,当测试到有0,0,1这样的序列时认为有上升沿,0,1,1也可以,主要是防干扰的考虑。
另外,如果脉冲很窄,就不清楚怎么解决了,可以试试用这个被检测信号做时钟源来驱动内部的逻辑,但是这样很容易设计出异步系统...

使用特权

评论回复
板凳
shen8103| | 2010-6-12 05:44 | 只看该作者
看你边沿多快了,快的话触发锁存就可以了,如果非常慢的话就先施密特整形再触发锁存。

还注。。。不会是作业不会做上网找答案的吧。。。=,=

使用特权

评论回复
地板
cbstudy| | 2010-6-12 20:19 | 只看该作者
嘿嘿。我也觉得楼主是不是要交作业。

使用特权

评论回复
5
acute1110| | 2010-6-13 16:10 | 只看该作者
这个也太简单了,都不应该成为问题

使用特权

评论回复
6
清风致影| | 2010-6-15 16:37 | 只看该作者
看看书就知道 ,楼主提问的方式很像交作业

使用特权

评论回复
7
漫游ing|  楼主 | 2010-6-16 11:53 | 只看该作者
让大虾们误解了
再请教一下关于VHDL中按键去抖的程序,思路也行

使用特权

评论回复
8
shen8103| | 2010-6-19 01:32 | 只看该作者
还是像交作业。。。

使用特权

评论回复
9
漫游ing|  楼主 | 2010-6-19 10:16 | 只看该作者
那就是作业帖了?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:可以接受失败,但是无法接受不去尝试

3

主题

16

帖子

0

粉丝