发新帖我要提问
返回列表
打印
[FPGA]

timescale是专门用于仿真的吗，不能综合吗

[复制链接]
994|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ablitt|  楼主 | 2017-6-21 16:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
times, 仿真, SCALE, module, 源码
我有个源码，开头有个timescale，而我只是想要把这个module综合出来。不用仿真。应该怎么修改呢？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ablitt

1

主题

5

帖子

0

粉丝