打印
[Verilog HDL]

eda分频器的问题

[复制链接]
1161|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
h4207|  楼主 | 2017-6-21 21:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ENTITY clkdiv IS
PORT(clk : IN STD_LOGIC;
clk_div6 : OUT STD_LOGIC);
END clk_div;
ARCHITECTURE rtl OF clk_div IS
SIGNAL count : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL clk_temp : STD_LOGIC;
BEGIN
PROCESS(clk)
BEGIN
IF (clk’event AND clk=’1’) THEN
IF(count=”10”) THEN
count <= (OTHERS =>’0’);
clk_temp <=NOT clk_temp;
ELSE
count <= count +1;
END IF ;
END IF ;
END PROCESS;
clk_div6 <= clk_temp;
END rtl;
哪一段程序实现产生占空比是1:1的分频信号??????还有哪里看他实现了多少分频???大神们解释下分频器这个东东

相关帖子

沙发
gaochy1126| | 2017-6-22 20:07 | 只看该作者
这不是1:10的分频吗?

使用特权

评论回复
评论
updownq 2017-6-30 20:11 回复TA
对 
板凳
gaochy1126| | 2017-6-22 20:07 | 只看该作者
IF (clk’event AND clk=’1’) THEN
IF(count=”10”) THEN
count <= (OTHERS =>’0’);
clk_temp <=NOT clk_temp;
ELSE
count <= count +1;   


计数分频代码

使用特权

评论回复
地板
gaochy1126| | 2017-6-22 20:08 | 只看该作者
正常还是可以使用PLL的IP核实现。

使用特权

评论回复
评分
参与人数 1威望 +3 收起 理由
updownq + 3
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝