我用EPM3128做PLC的扩展IO，采用SPI方式和主PLC的总线（SPI MASTER）连接，
时钟也是用的SPI MASTER的，外部输入通过光耦隔离后接到CPLD输入管脚，如图，7脚是连接到地的；当从光耦输入侧将1脚接地时，此板能正常工作；如果用金属在内部短接7与8，则偶尔会导致此CPLD的SPI输出异常数据（CPLD内部固定传输给PLC的数据发生了变化），且异常只出现在短接瞬间，请问是否需要将光耦的8脚信号通过一级驱动，如74LVC14给CPLD才能正常啊 |
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
