slave FIFO数据传输问题

只看该作者 · 2010-6-28 16:33

我自己做了一块实验板（用的芯片是cy7c68013A，没有片外RAM和ROM，只有一片24LC256），用于与FPGA进行通信，实验板配置成slave FIFO工作模式，IFCLK由FPGA提供，其他接口线都正确连接。实验时采用C2加载方式，把固件程序正确烧录到EEPROM，且连上PC后能正确识别，固件程序中把EP2设置成OUT端点，当用control panel向EP2发送数据，显示发送不了数据；当把IFCLK设置成由单片机自身提供，其他一切不变，再用control panel向EP2发送数据，则能正确发送，请问大侠们这是什么原因造成的？谢谢！

只看该作者 · 2010-6-28 18:04

若选择外部IFCLK，看看寄存器IFCONFIG的bit7是否设置为0。同时要注意在firmware配置此位为0之前，是否有稳定的CLOCK从FPGA输出。

只看该作者 · 2010-6-28 19:10

问题补充：采用“无EEPROM或EEPROM引导数据无效”加载方式时，用control panel是能正确向EP2发送数据的，所以固件程序应该是没有问题的。

2万 · 2010-6-30 15:29

不知楼主解决了没有

只看该作者 · 2010-7-2 13:54

没有，期待解决！

1万 · 2010-7-6 22:48

不懂，帮顶了~~~

只看该作者 · 2010-8-27 16:14

你发数据成功时在fifo段有没有FLAGA,FLAGB,FLAGC信号提示？我跟你的用法相似能发数据empty也有信号，但是读出的数据不对（数据是固定的0），其他用过fifo模式的帮忙一下。

只看该作者 · 2010-8-27 16:15

QQ:448535600,欢迎交流