C0加载问题

只看该作者 · 2010-6-29 17:11

自己动手做了一块板子，所使用的芯片是cy7c68013A，用于FPGA与PC进行通信，采用的模式是slave FIFO。在调试阶段，采用control panel Download下载方式下载固件程序，PC与FPGA之间能正常进行数据通信，而采用C0加载方式下载固件程序时，PC能正确的识别实验板，但用control panel向FPGA发送数据时则无法发送，如果把IFCLK改成内部提供时钟，则能向FPGA发送数据，应用C2加载方式时也遇到这种问题。由于工程要求IFCLK由FPGA提供，所以不能由内部提供。附件中有我的工程文件，驱动文件及安装信息文件，恳请版主及各大侠解决，小弟为这个问题已纠结一星期了，在此谢谢各位了！