打印

晶振下面一层为什么要净空

[复制链接]
3939|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sioca|  楼主 | 2010-6-30 16:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
binmuk| | 2010-7-2 12:18 | 只看该作者
减少寄生电容

使用特权

评论回复
板凳
acute1110| | 2010-7-2 13:20 | 只看该作者
是算阻抗匹配时,PCB表层到参考层的距离不够所以只能镂空一层了

使用特权

评论回复
地板
lu150| | 2010-7-14 10:12 | 只看该作者
学习

使用特权

评论回复
5
黄jiajia| | 2010-7-14 22:18 | 只看该作者
信号稳定性

使用特权

评论回复
6
yuyetufu| | 2010-7-29 21:49 | 只看该作者
你指的是晶振底下走线?一般来说不要走的好,晶振可是个易受干扰的东西。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

122

主题

419

帖子

1

粉丝