给你看个例子
1. 所有信号的容性负载为15pF@166MHz, 1.8V。所以所有的电容包括电路板的寄生电容要小于15PF；
2. 走线阻抗控制为45Ω-55Ω；
3. 走线分支尽量短；
4. 最长走线长度45mm；
5. 信号走线必需有参考层（GND或PWR平面）；
6. 走线尽量在内层；
7. 尽量加强电源走线，去耦电容紧靠电源脚；
8. DRAM芯片每个电源网络至少两个去耦电容；
9. 使用完整的地平面和电源平面为信号提供参考面。
● Xm1DQS and Xm1DATA, Xm1DQM信号
Xm1DQS0 & Xm1DATA[7:0], Xm1DQM0一组，Xm1DQS1 & Xm1DATA[15:8], Xm1DQM1一组，Xm1DQS2 & Xm1DATA[23:16], Xm1DQM2一组，Xm1DQS3 & Xm1DATA[31:24], Xm1DQM3一组，每组之间布线长度偏差± 5.0mm。如果是DDR2内存偏差为± 1.0mm。
● Xm1SCLK and Xm1SCLKn信号
1. 推荐使用星形拓扑；
2. 推荐差分阻抗为100Ω；
3. Xm1SCLK & Xm1SCLKn布线长度偏差±1.0mm；
4. Xm1SCLK(n) & Xm1DQS[3:0] 布线长度偏差± 10mm；
● 其它控制信号
1. Xm1SCLK(n) & Xm1ADDR[15:0], Xm1CASn, Xm1RASn, Xm1CKE[1:0], Xm1WEn布线长度偏差± 10mm；
2. 地址信号(Xm1CKE[1:0], Xm1CSn[1:0], Xm1ADDR[15:0], Xm1RASn, Xm1CASn, Xm1WEn)推荐使用T形拓扑；
3. 不要靠近高速信号(Xm1SCLK, Xm1SCLKn, Xm1DQS(n)[3:0] and Xm1DATA)，与其保持至少3W线距；
|
楼主
