|
当设置FIFO_THRESHOLD[4:0]为30时，发送端只发送了一个包32byte的包,接收端通过DCLK/FIFO的下降沿一次读16byte 的FIFO。为什么只要程序不停止DCLK/FIFO就会不停地产生下降沿？<br /><br />DCLK/FIFO的电平好像和datasheet上说的不一样，它的低电平只会保持一段时间，也就是说如果不去读FIFO，FIFO中的数据超过FIFO_THRESHOLD[4:0]时，它在一段时间的低电平后会自动拉高,而不是一直保持低电平? <br />请问一下各位调试时是否是相同的现象？<br /><br />现主要的问题是在连续接收一段时间的数据后，RF的状态就会变掉，处于非接收状态而再也收不到数据。<br /><br />各位一般用那种模块工作？ |
|
楼主
