使用A3P125 VQ100脚封装。
9.0软件。
全局时钟问题如下，
1。全局复位信号SYS_nRST，从第11脚，也即GFB0输入;
2。外部24M时钟，从第13脚，也即GFA0输入，通过PLL倍频后，输出一个全局时钟SDRAM_CLK，
高fanout数驱动芯片内逻辑。
3。SDRAM_CLK 使用计数器分频后，产生时钟信号SL_WRCLK_c, 只驱动14个负载和一个输出管脚。
这个时候，编译、LAYOUT都可以通过。
全局资源报告如下，
The following nets have been assigned to a chip global resource:
Fanout Type Name
--------------------------
460 CLK_NET Net : SDRAM_CLK
Driver: pll_2clkout/Core
Source: ESSENTIAL
438 SET/RESET_NET Net : SYS_nRST_c_c
Driver: SYS_nRST_pad
Source: NETLIST
14 INT_NET Net : SL_WRCLK_c
Driver: FIFO_contr_68013/midd_counter_RNIPQU7[0]
Source: NETLIST
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
为了优化时钟部分设计，将 上面说的计数器分频产生时钟信号SL_WRCLK_c,用PLL的第二个输出GLB
输出时钟来代替计数器分频，
这样，编译、LAYOUT时候，软件就报错，
全局资源报告如下：
The following nets have been assigned to a chip global resource:
Fanout Type Name
--------------------------
460 CLK_NET Net : SDRAM_CLK
Driver: pll_2clkout/Core
Source: ESSENTIAL
438 SET/RESET_NET Net : SYS_nRST_c_c
Driver: SYS_nRST_pad
Source: NETLIST
4 INT_NET Net : PLLOUT_24MHz
Driver: pll_2clkout/Core
Source: ESSENTIAL
软件报错如下：
Global Nets Whose Drivers Are Limited to Quadrants or Which Have No Valid Locations:
|--------------------------------------------|
|Global Net |Valid Driver Locations |
|--------------------------------------------|
|SYS_nRST_c_c |(None)
|--------------------------------------------|
Info: Consider relaxing the constraints for these nets by removing region constraints,
unassigning fixed cells and I/Os, relaxing I/O bank assignments, or using input
buffers without hardwired pad connections.
Error: PLC005: Automatic global net placement failed.
整个看来，就是由于PLL输出2个时钟信号SDRAM_CLK和PLLOUT_24MHz，占用了芯片那个物理区域的全局资源，
导致位于该物理区域的复位信号SYS_nRST_pad无法使用全局资源了，
请问周工们，目前，我的PCB板子已经做好了，不方便再更改IO定义了，而且也无法使用PDC软件（无授权）做什么更改，
不改PCB，那我该怎么办？？？？
－－－－－－－－－－－－－－－－－－－－－－－－－－－
请周工们解梦！谢谢！
|
楼主
标题置顶
标题高亮
