本帖最后由 淡然处世 于 2017-7-20 09:35 编辑
/*一位的全加器的实现，2017*/ //通过quartusII 8.0 仿真
module qiq ( a, b, cin, cout, sum ) ; //端口名，端口列表
input a , b , cin ;
output cout , sum ;
reg sum , cout ; //定义输出为寄存器类型
reg T1 ,T2 , T3 ;
always @( a or b or cin ) //过程块描述，敏感量，a,b,cin
begin
sum = ( a^b) ^ cin ;
T1 = a & cin ;
T2 = b & cin ;
T3 = a & b ;
cout = ( T1 | T2) | T3 ;
end
endmodule
|
楼主
