DDR3初始化不成功

发表于 2017-7-31 15:25

最近刚开始调DDR3，想先在开发板上跑一下例程，用的是xilinx 的KC705开发板，里面用到的FPGA芯片是K7系列，vivado提供了DDR3的IP核MIG。有相关的文档xtp196，直接按照上面一步一步做的，但是生成bit文件后下载到板子上显示初始化一直不成功，也就是“init_calib_complete”信号没有拉高。找了很多原因，有的说是约束的问题，“set_property DCI_CASCADE {32 34} [get_iobanks 33]”这部分，但是我已经加在里面了

。想问下有没有大神做过相关的调试，会有哪些原因导致DDR3的初始化不成功，谢谢了~

发表于 2017-8-2 11:05

这个有点复杂了，init_calib_complete前面有好多步骤 DQS init, write leveling, read leveling...都不知道你 fail在哪一步...

先查硬件的问题！！！！

@by775252 · 发表于 2017-8-14 10:53

检查出来了，是时钟有问题，结帖了

发表于 2019-11-23 21:32

天空的伤发表于 2017-8-14 10:53
检查出来了，是时钟有问题，结帖了

您好，请问最后解决了吗？

[FPGA] DDR3初始化不成功

相关帖子

评论

浏览过的版块

技术奇才奖章

缘定三生