发新帖我要提问
返回列表
打印

三态门问题

[复制链接]
3543|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zyboy|  楼主 | 2010-7-27 09:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
万用表, 电压, 芯片, 电平, 缓冲芯片
我用了一个74LV244三态缓冲芯片。当OE使能（接低电平），输入悬空时，输出（我有上拉）此时应该是什么状态？我用万用表量没有电压，谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lbx_00| | 2010-7-27 14:36 | 只看该作者
输入为什么要悬空

使用特权

评论回复 赏
板凳
zyboy|  楼主 | 2010-7-27 15:19 | 只看该作者
是作为输入端是作为板子接插口的一个排针，接到另外板子上。当时这个板子这个排针未连接，导致了问题。引发我想这个问题，真值表没有说明这种状态输出情况

使用特权

评论回复 赏
地板
ShakaLeo| | 2010-7-27 16:47 | 只看该作者
这个问题需要分析244的内部原理电路，手册上好像没有提供，所以不好说，但可以做个试验，应该能得出结论。

使用特权

评论回复 赏
5楼
chunyang| | 2010-7-27 16:59 | 只看该作者
CMOS器件的输入端不可悬空，悬空时的输出逻辑不确定，因CMOS电路的高输入阻抗，这时分布参数将决定输出逻辑状态。

使用特权

评论回复 赏
6楼
NE5532| | 2010-7-27 19:09 | 只看该作者
无法判定，CMOS输入不可悬空，讨论无意义。

使用特权

评论回复 赏
7楼
zyboy|  楼主 | 2010-7-28 09:34 | 只看该作者
谢谢

使用特权

评论回复 赏
8楼
airwill| | 2010-7-28 12:52 | 只看该作者
楼主有点吹毛求疵了.

因为是 CMOS 输入, 输入阻抗非常高, 外部引线接受到的噪声和干扰, 电源里的极弱漏电都会导致有效的输入反转, 驱动输出信号来. 所以 CMOS 输入不可悬空.
如果你要用可以悬空的输入器件, 那就改用 TTL 的器件, 比如 74LSxxx .
但是, 不能是 74HCTxxx, 因为这只是兼容 TTL 电平的 CMOS 器件, 还是 CMOS 器件.

使用特权

评论回复 赏
9楼
kobeliulei| | 2011-9-3 18:04 | 只看该作者
我做过一次实验，输入悬空，输出端开始为高电平，然后电压缓慢下降，最后变位0V

使用特权

评论回复 赏
10楼
1065772781| | 2023-8-2 11:17 | 只看该作者
我的OE选通脚由复位电路给高电平，输入接FPGA，后级输出都有20毫秒多的高电平，大约1.7V左右。处理不掉。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zyboy
个人签名：学海无涯，回头是岸！

101

主题

356

帖子

0

粉丝