打印

CPLD写操作问题

[复制链接]
2218|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
colddown|  楼主 | 2010-7-27 20:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 colddown 于 2010-7-28 21:55 编辑

如下所示的一条简单verilog语句:
        assign PNIWE = ~(~RW & (AL==3'b010) & ~PAGE3);

当输入 RW=0,AL=3'010,PAGE3=0时,PNIWE应该为低。请问为什么有时输出符合以上分析,有时不符合,可能是什么原因造成的?

相关帖子

沙发
colddown|  楼主 | 2010-7-28 21:57 | 只看该作者
请问谁能给出一些可能的解释,郁闷好几天了。

使用特权

评论回复
板凳
lelee007| | 2010-7-28 23:31 | 只看该作者
RW=0,AL=3'010,PAGE3=0这三个信号源存在竞争冒险

使用特权

评论回复
地板
欧阳青云| | 2010-8-1 14:34 | 只看该作者
可以用D触发器来消除竞争冒险。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

9

帖子

1

粉丝