打印

VHDL数组问题

[复制链接]
2073|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
x_tin|  楼主 | 2010-7-29 09:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我想实现一个 数组的索引由 信号来控制;

比如: SIGNAL a: STD_LOGIC_VECTOR(7 DOWNTO 0);
          SIGNAL b: STD_LOGIC_VECTOR(2 DOWNTO 0);

           PROCESS(CLK,RST)

                  a(b) <='1';   --这条综合的时候出错了

                  case b is       --难道必须写成这样?
                   when "000" =>
                           a(0) <='1';
                   when "001" =>
                           a(1) <='1';   
                   when "010" =>
                           a(2) <='1';  
                   when "011" =>
                           a(3) <='1';  

                      。。
                      。。



可是 如果 我有1024个位喃,难道也要这么写啊。。

大虾们,怎么写啊

相关帖子

沙发
x_tin|  楼主 | 2010-7-29 09:05 | 只看该作者
是不是 b 要类型转换? 转换成 整型.   我来试下!

使用特权

评论回复
板凳
x_tin|  楼主 | 2010-7-29 09:19 | 只看该作者
还真行了。 结贴

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

35

主题

153

帖子

0

粉丝